# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-193621

(43) Date of publication of application: 08.07.2004

(51)Int.CI.

H01L 21/312

(21)Application number: 2003-412698

H01L 21/768

(71)Applicant:

**TEXAS INSTRUMENTS INC** 

(22)Date of filing:

11.12.2003

(72)Inventor:

**FAUST RICHARD A** 

RUSSELL NOEL M

CHEN LI

(30)Priority

Priority number: 2002 318309

Priority date: 12.12.2002

Priority country: US

# (54) SEMICONDUCTOR DEVICE WHOSE METAL BARRIER ADHESIVE PROPERTIES ARE IMPROVED, HAVING SILICON-CARBON-OXYGEN DIELECTRICS, AND FORMING METHOD FOR THE SAME

# (57)Abstract:

PROBLEM TO BE SOLVED: To provide an alternate embodiment improving the conventional defect that adhesive properties of a barrier layer to OSG is not allowable, when the barrier layer is disposed between OSG and copper.

SOLUTION: A method (100) for manufacturing an electronic device (200) formed on a semiconductor wafer is provided. In this method, a dielectric layer (226) is formed at a fixed position on a wafer. Here, each of the silicon, carbon, and oxygen is contained in the dielectric layer in an amount of some atomic concentration. After the forming step, the electronic device is exposed to plasma (118) so that the atomic concentration of carbon in a part of the dielectric layer rises, and the atomic concentration of oxygen in a part of the dielectric layer lowers. After the exposure step, a barrier layer is formed adjacent to at least a part of the dielectric layer (120).



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19) 日本国特許庁(JP)

# (12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-193621 (P2004-193621A)

(43) 公開日 平成16年7月8日 (2004.7.8)

(51) Int . C1 . 7				
H <b>O</b> 1L	21/312			
HO11	21/768			

FI	
HOlL	21/312
HO1L	21/90

	テーマコード(参考)
С	5F033
J	5F058

# 審査請求 未請求 請求項の数 10 OL 外国語出願 (全 14 頁)

(21) 出願番号 (22) 出願日 (31) 優先權主張番号 (32) 優先日 (33) 優先權主張国	特願2003-412698 (P2003-412698) 平成15年12月11日 (2003.12.11) 318309 平成14年12月12日 (2002.12.12) 米国 (US)	(71) 出願人	501229528 テキサス インスツルメンツ インコーポ レイテッド アメリカ合衆国、テキサス、ダラス、チャ ーチル ウエイ 7839
		(74) 代理人	100066692
			弁理士 浅村 皓
		(74) 代理人	100072040
			弁理士 浅村 肇
		(74) 代理人	100107504
			弁理士 安藤 克則
		(74) 代理人	100102897
			弁理士 池田 幸弘
	·		
			·
			最終頁に続く


(54) 【発明の名称】金属パリア接着性が改良された、シリコン-炭素-酸素誘電体を有する半導体デバイス、及びその形成方法

# (57)【要約】

【課題】OSGと銅の間にバリア層を設ける場合、OSGに対するバリア層の接着性が許容し得ないものであるという従来技術の欠点を改良する代替の実施形態を提供する。

【解決手段】半導体ウェーハ上に形成された電子デバイス(200)を製造する方法(100)。本方法は、ウェーハに対する固定位置に誘電体層(226)を形成する。ここで、前記誘電体層は、シリコン、炭素、及び酸素の各々をある原子濃度で含む。前記形成ステップの後、本方法は、前記誘電体層の一部における炭素の原子濃度が上昇し、前記誘電体層の一部における酸素の原子濃度が低下するように、前記電子デバイスをプラズマに暴露する(118)。暴露ステップの後、本方法は、前記誘電体層の少なくとも一部に隣接してバリア層を形成する(120)。

【選択図】図1



#### 【特許請求の範囲】

### 【請求項1】

半導体ウェーハ上に形成される電子デバイスの製造方法であって、

前記ウェーハに対する固定位置に誘電体層を形成するステップであって、前記誘電体層が、シリコン、炭素、及び酸素の各々をある原子濃度で含むステップと、

前記形成ステップの後、前記誘電体層の一部における炭素の原子濃度が上昇し、前記誘電体層の一部における酸素の原子濃度が低下するように、前記電子デバイスをプラズマに暴露するステップと、

前記暴露ステップの後、前記誘電体層の少なくとも一部に隣接してバリア層を形成するステップとを含む方法。

【請求項2】

前記暴露ステップが、前記電子デバイスをヘリウムと水素を含むプラズマに暴露するステップを含む、請求項1記載の方法。

【請求項3】

前記暴露ステップが、前記電子デバイスをヘリウムとH<sub>2</sub>を含むプラズマに暴露するステップを含む、請求項1記載の方法。

【請求項4】

前記プラズマが、ヘリウム約95%とH2約5%を含む、請求項3に記載の方法。

【請求項5】

前記暴露ステップが、

前記ウェーハを支持する台に、少なくとも100ワットの電力を印加するステップと、 前記印加ステップと同時に、ヘリウムと水素を含むプラズマに、前記電子デバイスを暴 露するステップとを含む、請求項1記載の方法。

【請求項6】

前記暴露ステップが、前記ウェーハを支持する台に、100~500ワットの範囲の電力を印加するステップと、

前記印加ステップと同時に、ヘリウムと水素を含むプラズマに、前記電子デバイスを暴露するステップとを含む、請求項1記載の方法。

【請求項7】

誘電体層を形成する前記ステップが、前記ウェーハと前記誘電体層との間に前記導体が位置するように前記誘電体層を形成するように、誘電体層を形成する前記ステップの前に、前記ウェーハに対する固定位置に導体を形成するステップと、

前記暴露ステップの前に、前記誘電体層にボイドを形成するステップであって、前記ボイドが前記誘電体層を貫通して延びていて、前記導体の一部を露出するステップとをさらに含む、請求項1記載の方法。

【請求項8】

ボイドを形成する前記ステップの後、前記電子デバイスをプラズマに暴露する前記ステップの前に、前記電子デバイスをアルゴンに暴露するステップをさらに含む、請求項 7 記載の方法。

【請求項9】

半導体ウェーハ上に形成される電子デバイスの製造方法であって、

前記ウェーハに対する固定位置に誘電体層を形成するステップであって、前記誘電体層が、シリコン、炭素、及び酸素を含むステップと、

前記形成ステップの後、前記電子デバイスを、ヘリウムと水素を含むプラズマに暴露するステップと、

前記暴露ステップの後、前記誘電体層の少なくとも一部に隣接してバリア層を形成するステップとを含む方法。

【請求項10】

前記暴露ステップが、

前記ウェーハを支持する台に、少なくとも100ワットの電力を印加するステップと、

10

20

30

40

前記印加ステップと同時に、ヘリウムと水素を含むプラズマに、前記電子デバイスを暴露する前記ステップとを含む、請求項9記載の方法。

【発明の詳細な説明】

#### 【技術分野】

### [0001]

本実施形態は、半導体デバイス及び方法に関し、より詳細には、シリコンー炭素ー酸素誘電体層に対する接着性の改良を対象とする。

#### 【背景技術】

#### [0002]

半導体デバイスは、現代社会の無数の様々な側面で普及している。その結果、こうしたデバイスの市場はかなり急速に進歩し続けている。この進歩は多くの点で明らかであり、直接間接に半導体デバイスに、さらにこうしたデバイスを形成する方法に関係している。たとえば、この進歩は、デバイスの数多くの属性に影響を与えており、デバイスのサイズ、信頼性、収率、及びコストを含む、設計及び製作時のこうした属性に注目する必要性が増大している。これら及びその他の側面は、従来技術の対象となっているが、以下に詳述する好ましい実施形態によってさらに改良された。

#### [0003]

さらなる背景としては、この好ましい実施形態は、半導体デバイスにおける誘電体層に対する接着性に関するものである。より具体的には、この好ましい実施形態は、シリコン、炭素、及び酸素のすべてを含む誘電体層、並びに、バリア層に対する誘電体層の接着性に関し、バリア層は誘電体層と銅などの金属との間のバリアとして作用する。初めにシリコン、炭素、及び酸素を有する誘電体層に目を向けると、こうした材料は、有機珪素ガラス(「OSG」)として公知のフィルムに組み合わされていることがあり、このフィルムは、Novellus and Applied Materialsから市販されている。OSG層は、好適な(すなわち、比較的低い)誘電率など、当技術分野で公知の様々な理由で魅力がある。次に銅に目を向けると、アルミニウムなど従来から使用さることが当技術分野で特に配線用金属としてより好まれるようになってきた。

### [0004]

上記を想定すると、銅をOSG層と同じデバイスに使用する場合は、通常、銅とOSG の間にバリア層を形成する。このバリア層が、誘電体中へ銅が拡散する望ましくない可能 性を防止又は低下させる。しかし、この好ましい実施形態に関連して、本発明の発明者ら は、OSGと銅の間にバリア層を設ける場合、OSGに対するバリア層の接着性が許容し 得ないものであることを確認した。たとえば、いくつかの公知の試験技術を用いてこうし た接着性を実験的に評価した。これらの技術は、バリア層がOSGから外れてしまうため に、その後形成される銅層/デバイスに対するバリアとして、その本来の目的を果たすこ とができないことを実証した。たとえば、テープ試験が用いられた。この試験では、OS G層上にバリア層を形成した半導体ウェーハをけがき、このウェーハにテープを貼付し、 これを剝がして層が無傷のままかどうかを確認する。こうした試験で、バリア層とOSG 層の界面にクラックが形成されることが分かった。これは、これら2層間の結合が許容し 得ないことを定性的に実証するものである。別の例として、4点曲げ試験を行った。この 試験では、上記と同じタイプの半導体ウェーハの両端に屈曲力を加えた。この力は、ウェ ーハのより中央部に加えられる他の力と組み合わせて用いた。この試験を用いて定量的な 測定を行い、OSGとバリア層の間が破損するとき端部に加えられた力を求めた。こうし た破損は、バリア層のクラック又は破断として発生することもあり、バリア層がOSG層 から剥離することもある。最後の試験として、上記のウェーハに、化学機械研磨(「CM P」)を施すことができる。この試験は、これが実際の製造ステップであるという点で好 ましいことがある。CMPは、追加の加工ステップの前に様々な層を平坦化するために使 用されることが多いからである。とにかく、本発明の発明者らは、CMPによって、隣接 したOSGとバリア層の間が破損することも確認している。

•

10

30

# 【発明の開示】

【発明が解決しようとする課題】

#### [0005]

上記に鑑みて、本発明の発明者らは、従来技術の様々な欠点を改良する代替の実施形態を以下に提供するものである。.

【課題を解決するための手段】

#### [0006]

1 つの好ましい実施形態には、半導体ウェーハ上に形成された電子デバイスを製造する方法がある。本方法は、前記ウェーハに対する固定位置に誘電体層を形成する。ここで、前記誘電体層は、シリコン、炭素、及び酸素の各々をある原子濃度で含む。前記形成ステップの後、本方法は、前記誘電体層の一部における炭素の原子濃度が上昇し、前記誘電体層の一部における酸素の原子濃度が低下するように、前記電子デバイスをプラズマに暴露する。前記暴露ステップの後、本方法は、前記誘電体層の少なくとも一部に隣接してバリア層を形成する。

### [0007]

他の態様もまた開示され、特許請求されている。

【発明を実施するための最良の形態】.

### [0008]

図1は、この好ましい実施形態によるデバイス形成方法100の、1つの好ましい実施 形態の流れ図を示す図である。方法100とこの方法で形成されるデバイスをさらに例証 するために、本発明の範囲をさらに実証する図2~図11に示した横断面図をさらに参照 して、方法100の様々なステップを以下に述べる。

### [0009]

この好ましい実施形態は、1つにはシリコン、炭素、及び酸素を含む誘電体層の処理に関連する。こうした材料は、有機珪素ガラス(「OSG」)として知られるフィルムに組み合わされていることがある。OSG層は、半導体デバイスの種々のレベルで用いることができる。そこで紹介のために、半導体デバイス200を示す図2に関して、以下の説明に使用する一例を次に提供する。さらに、従来技術及び以下に説明する本発明の実施形態のいずれも、図2に示すような構造を用いて実施することができる。ここで、追加の工ステップのさらなる詳述をこの好ましい実施形態について以下に提供する。さらに、図2~図11を参照して好ましい実施形態の方法を説明するが、これらの方法は、隣接すスパリア層に対する接着性改良がOSG層にメリットをもたらす、どんなタイプのデバイス構造(たとえば、メモリデバイス、論理デバイス、パワーデバイス、ディジタル信号プロセッサ、又はマイクロプロセッサ)にも適用することができる。

### [0010]

初めに図2のデバイス200に目を向けると、このデバイスは、当分野で公知の技術で形成された各種構成部品を含んでいる。これらの構成部品は、例として示すように、基板202(たとえば、シリコン)に形成された活性エリア201に関連して形成される200 は、デバイス200の基礎を形成する半導体ウェーハの一部であるか、又はこれを代表している。さらに、のウェーハを、以下にさらに説明するように1つ又は複数のツール内に封入して、本明細は204 1、2042の間に画定される。活性エリア201内には、ソース及びドレイン領域204 1、2042の間に画定される。活性エリア201内には、ソース及びドレイン領域208 1、2082、ゲート誘電体210、導電性ゲート212、並びに側壁絶縁体214、2142が形成されており、これによりたとえばトランジスタを形成している。誘電体層216を、ここに示すトランジスタの上に重ねて形成し、平坦化する。したがって、誘電体層216は、当分野で公知の技術で形成された能動(ことによると受動)部のよって、誘電体層216は、当分野で公知の技術で形成された能動(ことによると受動)部のよって、誘電体層216は、当分野で公知の技術で形成された能動(ことによると受動)部のよって、誘電体層216は、当分野で公知の技術で形成された能動(ことによると受動)部のように示されているが、実際は、層216と218は1層でもよい。

10

20

30

#### [0011]

### [0012]

図2の残りの説明では、この好ましい実施形態に特に関連する態様について紹介する。パリア層224の上に重ねて誘電体層226を形成する。この誘電体層226は、化学る。相成長法(「CVD」)、スピンオン法、又はその他の堆積法で堆積することができる。誘電体層226の厚みは要求性能によって決まる。さらに、誘電体層226は、誘電や層226は、誘電体層226ないのの見いのののでは、では、とのの所定の組合せを含んでいる。したがって、話を単純にするように、以下本明細書では、誘電体層226をOSG層226と呼ぶ。以下に詳述するように、この好ましい実施形態は、OSG層226に対する次のバリア層の接着性を改良することに関するものである。さらにこの点に関して以下の図を単純化するために、とらに関するものである。さらによって、図2の詳細の多くを以下の図から除いてめるとを切取った図を示すことによって、図2の詳細の多くを以下の図があることを意図したものであることを理解するはずである。

# [0013]

図3に目を向けると、これは、追加の製造ステップ後の図2のデバイス200を図示し ている。次に図1の方法100に戻ってこの製造ステップをさらに考察する。さらに紹介 すると、最新の例として、方法100は、いわゆるデュアルダマシン構造を形成するステ ップを含むものである。デュアルダマシン構造とは、通常デバイス層内に、2つの部分を 含むボイドを形成することを意味する。これらの2つの部分は、異なる名前で呼ばれるこ とがある。たとえば、略垂直のより狭いボイドはバイアと呼ばれることがあり、略水平の しばしばより広いボイドはトレンチと呼ばれることがある。一般のデュアルダマシン法は 当技術分野で公知であり、実際には、異なるステップで、又は順序の異なる類似のステッ プで、時には特定のバリア層付で、又はこれが無い状態で実施することができる。したが って、デュアルダマシンの態様に関しては、方法100は一例に過ぎない。この背景を前 提として、方法100は、OSG層226の上にバリア層228を形成するステップ10 2 で 始 ま る 。 バ リ ア 層 2 2 8 は 、 た と え ば バ リ ア 層 2 2 4 と 同 じ 方 法 又 は 同 様 な 方 法 で 形 成することができ、こうして通常数百オングストロームオーダーの窒化シリコンのエッチ ストップ層が形成される。ステップ102の次に、ステップ104で、バリア層228の 上にもう1つの誘電体層230が形成される。この好ましい実施形態では、誘電体層23 0は、層226と同じOSG材料で形成される。誘電体層230の厚みは、誘電体層22 6 の厚みと同じでも異なってもよい。これも参考のために、以下の本明細書では誘電体層 230をOSG層230と呼ぶ。

# [0014]

50

40

10

20

40

50

図4は、当技術分野で公知の技術に従って、追加の製造ステップを行った後の図3のデバイス200を示す。方法100を進むと、次のステップ106でフォトレジスト層232を形成し、パターン化し、エッチングする。したがって、図4の透視図では、3つのステップすべてがフォトレジスト層232に対して行われている。これにより、OSG層230を貫通し、バリア(又はエッチストップ)層228上で止まる第1ボイド234が形成される。これは、トレンチと呼ばれることがある。最後に、以下でより明らかになる理由で、ボイド234を形成するためのパターン化及びエッチングは、このボイドが少なくとも部分的に導体222と垂直にそろっていることが好ましい。

#### [0015]

図5は、当技術分野で公知の技術に従って、追加の製造ステップを行った後の図4のデバイス200を示す。方法100を進むと、次のステップ108で、図4のフォトレジスト層232の残りを(所望により、適当な清浄化ステップで)除去し、デバイス200の上に次の誘電体層236を形成する。その結果、この誘電体層が図4に示したボイド234を充填する。次に、ステップ110で、別のフォトレジスト層238を形成しパターン化する。フォトレジスト層238は、以下に説明する次のエッチングでエリア240が除去されるようにパターン化する。さらに、エリア240はまた、導体222及び図4のボイド234を誘電体層236で充填したエリアと少なくとも部分的に垂直にそろっていることが好ましい。

#### [0016]

図6は、当技術分野で公知の技術に従って、追加の製造ステップを行った後の図5のデバイス200を示す。方法100を進むと、次のステップ112で、フォトレジスト層238をエッチングして、この層の材料を図5に示したエリア240から除去する。そしてエッチングを継続して、誘電体層236、バリア層228、OSG層226、及びバリア層224を貫通して、バイアと呼ばれることがあるボイド242を作り出す。こうして、エッチングは、導体222の上面まで到達する。したがって、以下に示すように、最終的にはトレンチ242のエリアに、導体222への電気的接点を作ることができる。

# [0017]

図7は、当技術分野で公知の技術に従って、追加の製造ステップを行った後の図6のデバイス200を示す。方法100を進むと、次のステップ114で、図5に示したフォトレジスト層238と誘電体層236の両方をデバイス200から除去する。これらの2つの層は異なる材料から形成されているので、異なる除去技術を使用することができる。いずれにせよ、これらが除去されると、OSG層230、226を通って導体222の上面まで単一ボイド244が残る。ボイド244は、2つの部分を効果的に含むことに留意されたい。1つの部分は、導体222の近くでOSG層226のエッチング部分の間にあるより狭幅の部分であり、他の部分は、導体222から離れたOSG層230のエッチング部分の間にあるより広幅の部分である。この2段構造は、典型的なデュアルダマシン法の結果である。

### [0018]

図8は、追加の製造ステップを行った後の図7のデバイス200を示す。しかし、ここで、残りの各種ステップは、従来技術からの離脱を提供するものであり、OSG層230 間の改良された垂直及び水平部分に対して、これらの部分と後で形成されるがリア間の改良された接着性をさらに提供するものであることに留意されたい。次いでは、好にはないでは、ボバイス200は、、ステップ116で、デバイス200は、、 ののははアルゴンスパッタエッチング法でアルゴンに暴露される。こうしたプロセスは、通常するウェーハに対してアルゴンイオンを加速させる。 ステップ116のアルゴンスパッタリングは、様々な利点があることが認められている。第1に、アルゴンが、方法100のに、アップに由来する、導体222の上面に残りやすい様々な汚染物質を清浄化する。ことが銅の場合は酸化銅を挙げることができる。第2に、アルゴンスパッタリングは、O

SG層230の内縁部をわずかに丸くする。こうした縁部を図8に230′として示す。以下に述べる理由で、こうした丸みづけは特定の実施形態で有利な場合がある。最後に、ボイド244の形成後は汚染物質が存在する確率が高いために、ステップ116が大部分の実際の実施において望ましいことに留意されたい。ただし、ステップ116の必要性並びにその継続時間は、ボイドがシングルダマシン法で形成されたのか、又はデュアルダマシン法で形成されたのかを含めて、各種パラメータに基づいて調整することができる。実際、前のステップの後に十分な清浄化操作を行った結果ボイド244の汚染物質が無視できるなら、このような場合には、代替の実施形態においてステップ116を省略することができる。

### [0019]

図9は、ステップ118に関して図1の方法100に記載したように、追加の製造ステップを行った後の図8のデバイス200を示す。ステップ118では、このステップは従来技術からさらに離脱したものであり、デバイス200はHeとH₂を含むプラズマにさらされる。ただし、この2つのそれぞれの割合は変化させることができる。たとえば、従来技術では、導体222などの導体の上部にある酸化銅を低減させるために、Heが混合物の95%、H₂が混合物の5%である、HeとH₂を含むプラズマが、App1iedMaterialsによって(10ワットのオーダーの)非常に低い台パワーで実施されている。さらに、従来技術のHe-H₂プラズマは、プラズマが形成されるチャンバイルに対して電源を印加することによってこのプラズマをイオン化することによって実施されており、この電源は、200~500ワットのオーダーである。ステップ118に戻ることに対して電源を印加することによってこのプラズマをイオン化することによってまた。

されており、この電源は、200~500ワットのオーダーである。ステップ118に戻 ると、プラズマをイオン化するために、同等の電力構成及び電源と共に、この同じHe9 5%とH25%の混合物をステップ118で使用してもよく、又は異なる割合のHeとH 2 を使用してもよい。この目的のために、図9は、チャンパコイル246と、このコイル 246に接続した電源248のブロック図を含んでいる。こうした構成は当技術分野で公 知である。さらに、電源248は、200~500ワットの範囲に設定することが好まし い。これは、従来技術で用いられるものと同等の範囲である。しかし、ステップ118は 、この好ましい実施形態の少なくとも2つの点で従来技術と異なるものである。第1に、 好ましい実施形態では、ステップ118のHe-H₂プラズマは、ステップ116のアル ゴン処理に加えて行うものである。第2に、ステップ118のプラズマは、基板202を 支持している台250に対して比較的大きな電力を印加することによって、デバイス20 0 が形成されているウェーハに向かって加速される。この態様を説明するために、図9は 一般の台250を示しており、当分野の技術者は、ステップ118を遂行するための適当 なプラズマチャンバでこうした装置をよく見かけるはずである。さらにこの点については 、台250は電源252と結合しており、ステップ118では、好ましくは電源252は 100~500ワットの範囲のどんな電力レベルも供給する。ステップ118の継続時間

100~500リットの範囲のどんな電力レベルも供給する。ステップ118の継続時間はこの好ましい実施形態に従ってできる。好ましくは、こうした持続時間は、OSG層226、230のそれぞれの露出面からの所定の深さにのみプラズマの影響がこれらの層の約10オングストロームの影響がこれらの層の約10オングストロームの影響がこれらの層の約10オングストロームの影響がこれらの層の約10オングストロームの影響を与えるために、ステップ118の投稿について、好ましいでは、ステップ118の継続時間の上限についる。具体的には以り下では、ステップ118の継続時間の上限についる。具体的には以り下では、ステップ118の経続時間の上でいる。具体的には以り下では、ステップ118のでは、ステップ118のプラズマ浸透深さをこの除去にいのでは、ステップ118のではこうした除去は行われないでするように、ステップ118のではこうにステップ118ので、これらのエリアではこうにステップ118のおいできる。しかし、その他の暴露エリアではこうにステップ118の方でを形成することで、これらのエリア並びにその影響(もしも影響があればだが)に注を払うべきである。たとえば、ステップ118の持続時間をあまり長く延ばすと、導体22年に意の近くの類似の接点(明確には図示せず)との間のキャパシタンスが増大する

性がある。したがって、こうした影響を避けるために、ステップ118の持続時間及びこ

10

20

30

10

20

40

れに対応する影響の深さを監視するべきである。

#### [0020]

以下のステップに進む前に、ステップ118で得られた結果に関するいくつかの観察に 注目すべきである。台250に印加するステップ118の電力を従来技術の電力より増大 させたのに応答して、He-H₂プラズマは、OSG層230、226を含むデバイス2 00の露出エリアに向かって下方へ加速される。 OSG層 230、226 に関しては、本 発明の発明者等は、ステップ118によってこれらの層の露出面(垂直及び水平両方共) 近くのシリコン、炭素、及び酸素の原子濃度が変化することを観察している。たとえば、 1 つの実験的研究では、ステップ 1 1 8 の前の 0 S G 層 2 3 0 、 2 2 6 は元々酸素の原子 濃度が比較的高く、炭素の原子濃度が低く、シリコンの原子濃度は炭素と酸素の間の濃度 であったが、ステップ118の後は層230、226の露出面近くでこれらの濃度が変化 し、このステップ前のそれぞれの濃度と比べて、炭素濃度が上昇し、酸素濃度が低下し、 シリコンも上昇している。本発明の発明者等は、以下にさらに評価するように、両OSG 層230、226の表面とその後の金属層間の接着が改良されるのは、これらの濃度変化 の1つ又は複数が関連していると確信している。さらに、この好ましい実施形態で、ステ ップ116のアルゴン処理が、金属導体222の上面から酸化銅を除去することが分かっ たが、この材料の一部はボイド244エリア内のOSG層226の垂直な側壁に沿って残 留することが分かった。しかし、ステップ118の処理は、これらの側壁エリアの酸素も 低下させると思われ、これにより、下記の追加の金属と組み合わせてこの領域に改良され た金属導体を形成する。最後に、ステップ118プラズマは、導体が銅で形成されている 場合、導体222の上面の金属に最小の影響しか与えないことが認められている。

### [0021]

図10は、ステップ120に関して図1の方法100に記載したように、追加の製造スインででは、前の図9のデバイス200を示す。ステップ120では、前の図9でボイス200を示す。ステップ120では、前の図9でボイス200を示す。ステップ120では、前の図9でボ254は、たとえばタンタルなど、様々な材料から作ることができる。好ましい実施形態では、バリア層254の厚みは、250オングストロームのオーダーとかがでもことができる。けれているので、業界ではいわゆる「ゼロームのが、では、アイスサイズが縮小する傾向が続いているので、業界ではいわゆる「ゼロームの」状態を達成する目標が表明されている。それまでは、バリア層254の厚みも低下させることできるが、この好ましいとえば、バリア層254の厚みが50オングストロームのが、できるデバイス収率が見出されている。より具体的には、上記のようにOSG層に、できるデバイス収率が見出されている。より具体のには、上記のようにOSG のにとて、本明細書の背景技術の部分で説明したようにア層した接着が壊れてしまう従来技術とは異なり、こうした薄くなった厚みでも、バリア層254とこの層の下の材料との間の十分な接着が確認されている。

### [0022]

図10に進むと、図1の方法100に示したように、ステップ120の後にステップ122が行われる。このステップにおいて、前の図9でボイド244として示されたもの内部に延在する金属層256がデバイス200の上に形成される。好ましい銅シード艦(個別に図示せず)を形成し、この銅シード層の後に銅めっき層を形成することによっての見速して、上記のアルゴンステップ116が縁部230′のと形成する。これらの層に関連して、上記のアルゴンステップ116が縁部230′のと形成する。これらの層に関連して、上記のアルゴンステップ116が縁部230′のとがりに好都合であると述べたことを思い出されたい。こうした縁部230′がと、みバリア層254並びに銅シード層の付着は、ボイド244内の垂直開口に集中する、かいはこれを剥ぎ取る傾向にあると思われ、その結果、その後の金属層256は出するでを全には充填することができない。こうした結果は、金属層256は出すを完全には充填することができない。こうにおけるで、ボイド244の完全な充填を可能にしているので、ボイド244の全体が全によるボイド244の完全な充填を可能にしているので、ボイド244の完全な充填を可能にしているので、ボイド244の完全な充填を可能にしているので、ボイド244の完全な充填を可能にしては、図10におけるデバイス200形成の状態を見ると、バリア層254が金属層256とろの形成の状態を見ると、バリア層254が金属層256とのので、ことで表填されていることが分かる。別の観察としては、図10におけるデバイス200

リアを形成していることがさらに分かる。したがって、金属層256が銅である好ましい実施例では、バリア層254が金属層256からOSG層230、226への銅の拡散を防止している。しかし、ステップ118がこれらOSG層230、226の銅と酸素の濃度を変化させることを思い出すと、将来の実施形態では層254の厚みをさらに薄くすることができ、一方、変化した濃度自体も金属層256による銅の拡散を妨げることができると思われる。このようにして、さらにゼロバリアに向けて進歩する。

### [0023]

### [0024]

上記から、当分野の技術者は、この好ましい実施形態が、金属とシリコンとを素すると、というととを理解が、金属とシリコンとを表することを理解が改良されたと、当体を提供することをを発展性は、ボバイスの信頼性、収でコストイズを提供するストイズを指して、なメリットを提供し、バリア厚みを低下させることによってデジーの技術者は、前述のないができる。さらに、特定の好ましい材料を説明したが、当分野の技術者は、前述の大きなができる。さらに、前述のとしたが、多くの変形を有る。がでも実施できることができる。とがでシン構造もおででシン構造も形成することがでシンがでい、前述のメリット、説明された対ので、本発明の範囲は、トレンチとバイアを別々に形成するシングルダマシン構造ので、本発明の範囲は、トレンチとバイアを別々に形成するシングルット、説明された状で、本発明の範囲は、トレンチとが、大大明の範囲の柔軟性を実証するものできるに、上記の説明に様々な置換、修正、又は変更を行うことができることも、これら代替ステップは実証するはずである。

### 【図面の簡単な説明】

### [0025]

【図1】シリコン、炭素、及び酸素を含む誘電体層に隣接したバリア層を含むデバイスを 形成するための1つの好ましい実施形態の流れ図を示す。ここに記載の実施形態は、しば しば、デュアルダマシンと呼ばれ、多くのバリエーションで形成することができる。本発 明は、トレンチレベルとバイアレベルを別々に形成するシングルダマシン法で形成した構 造も含む。

【図2】内部にトランジスタが形成されており、金属導体が形成された誘電体層がこのトランジスタの上に重なっている基板を含む、好ましい実施形態による半導体デバイスの一部の横断面図を示す。

【図3】第1バリア層によって覆われた金属導体を含む、図2のデバイスの一部を示す図である。ここでは、第1バリア層は、第1シリコンー炭素一酸素含有層によって覆われており、第1シリコンー炭素一酸素含有層は、第2バリア層と第2シリコンー炭素一酸素含

0

20

有層によって覆われている。

【図4】フォトレジスト層の形成ステップと、このフォトレジスト層を通して第2バリア層までエッチングして、第2シリコンー炭素-酸素含有層を貫通するトレンチを形成するステップとを含む、追加の製造ステップ後の図3のデバイスを示す図である。

【図 5 】フォトレジストの形成を含む、追加の製造ステップ後の図 4 のデバイスを示す図である。

【図 6 】エッチングして、第 1 シリコンー炭素ー酸素含有層を貫通して金属接点までバイアを形成するステップを含む、追加の製造ステップ後の図 5 のデバイスを示す図である。

【図7】フォトレジストと誘電体層の両方を除去した後の図6のデバイスを示す図である

【図8】アルゴンプラズマをあてた図7のデバイスを示す図である。

【図9】髙エネルギーHe-H₂プラズマをあてた図8のデバイスを示す図である。

【図10】金属バリア層及び銅層を形成した後の図9のデバイスを示す図である。

【図11】平坦化ステップ後の図10のデバイスを示す図である。

【符号の説明】

### [0026]


- 100 好ましい実施形態によるデバイスの形成方法
- 102 OSG層226の上にバリア層228を形成するステップ
- 104 バリア層228の上にOSG層230を形成するステップ
- 106 フォトレジスト層232を形成し、パターン化し、エッチングするステップ 20
- 108 誘電体層236でボイド234を充填するステップ
- 110 別のフォトレジスト層238を形成しパターン化するステップ
- 1 1 2 導体 2 2 2 までフォトレジスト層 2 3 8 をエッチングするステップ
- 1 1 4 フォトレジスト層 2 3 8 と誘電体層 2 3 6 の両方を除去するステップ
- 116 アルゴンスパッタリングステップ
- 1 1 8 デバイス 2 0 0 を H e と H 2 を含むプラズマに 暴露するステップ
- 120 ボイド244内にバリア層254を形成するステップ
- 122 デバイス200の上に金属層256を形成するステップ
- 124 デバイス200を平坦化するステップ
- 200 デバイス
- 201 活性エリア
- 202 基板
- 2041、2042 分離領域
- 2081、2082 ソース及びドレイン領域
- 2 1 0 ゲート誘電体
- 2 1 2 導電性ゲート
- 2141、2142 側壁絶縁体
- 2 1 6 誘電体層
- 2 1 8 誘電体層
- 220 ライナ/バリア層
- 2 2 2 導体
- 224 バリア層
- 2 2 6 誘電体層 (OSG層)
- 228 バリア層
- 230 誘電体層 (OSG層)
- 230' 丸められた縁部
- 230 , 平坦化された誘電体層 (OSG層)
- 232 フォトレジスト層
- 234 第1ボイド (トレンチ)
- 2 3 6 誘電体層


10


50


40


- 238 フォトレジスト層
- 240 エリア
- 242 ボイド (バイア)
- 2 4 4 単一ボイド
- 246 チャンバコイル
- 2 4 8 電源
- 250 台
- 252 電源
- 254 導電性バリア層
- 254<sub>p</sub> 平坦化された導電性バリア層
- 2 5 6 金属層
- 256<sub>p</sub> 平坦化された金属層


























[図11]



# フロントページの続き

(72)発明者 リチャード エイ、フォースト

アメリカ合衆国 テキサス、ダラス、ウィントン ストリート 6534

(72)発明者 ノエル エム、ラッセル

アメリカ合衆国 テキサス、プレイノー、アップランズ ドライブ 1916

(72)発明者 リ チェン

アメリカ合衆国 テキサス、オースティン、 セイント エドワーズ ドライブ 104

Fターム(参考) 5F033 HH19 KK11 KK19 KK21 KK32 KK33 KK34 MM01 MM02 MM12

QQ94 QQ96 RR01 RR06 SS11 SS21 TT02 XX14 XX28

5F058 AA02 AA08 AC03 AD05 AF01 AF04 AG07 AH02 BA04 BA10

BC05 BD07 BF02 BF46 BH16 BJ02

【外国語明細書】 2004193621000001.pdf